再度驗證電源對jitter的影響重大

前兩天，大概禍星當頭，出門時，行李箱重重震了一下，接著EMU 0404 USB竟然連續燒保險絲！
不幸的，似乎裡面的AK4396燒了...沒聲音...
老是這樣拖來拖去，真的該注意防震，更何況0404根本就是跳線板改的，本就最怕震動...

手上沒有AK4396可以換，只好匆匆忙忙抓備用的沒改過的0404來改，趕著隔天早上出門用，
大體上改到可以動後，已經是半夜2:00，聽聽聲音，不算糟，還可以，但顯然不太好，
沒時間了，可以測量用就好，暫且收工。

隔天晚上將近10:00才有空認真聽聽，又出現那狀況了...我一直想拿下眼鏡檢查是否髒了...
也就是說，音樂，或許該說演奏/唱者，"看"起來隔層霧..
又是三更半夜，又是隔天又要出門用，繼續撐吧...
其中還有個考量，我想借此確認問題的根源與改善方式是否如我所料，因此打算慢慢來。


今天終於有空認真再聽，狀況相同，動手改，
第一個考量是AK4396前面的FPGA的電源，三個電源pin都只用了一顆體積最小的SMD電容濾波，頂多是0.1uF吧...這顯然不夠；
這個FPGA該是負責輸出I2S訊號給AK4396，其clock則是旁邊的石英震盪子（這裡我在旁邊擺了一組獨立穩壓）；
將三個小電容上各自並聯10uF電容，嚇！那層霧就不見了！果然不出所料...

這是啥道理？
就像之前說的，數位資料本身抗雜訊，但timing這件事，並不抗雜訊，
數位是0與1，實際上是低電位與高電位，低到某個電壓後，就被接收端認為是0/低電位，高到某個電壓後，就被認為是1/高電位；
以clock來說，低或高到某個電壓後，後面的電路就被觸發開始動作。
當電源不穩時，這個判斷的電壓值便不穩定，因此變成了忽快忽慢，
縱使石英震盪子有獨立的穩壓，能輸出相當穩定的clock，但FPGA電源不穩，導致輸出給AK3496的clock抖動，結果就很慘了...

再接再厲，再試著加一顆100uF電容，沒差...或許擺的位置不對，沒電路圖，只能嘗試...
下重料，在另一處加一顆1000uF電容，妙啊～那種微微的粗糙感竟然幾乎沒了！
電源這件事真的是永遠都能做到更好...

看來，若要更進一步，這FPGA也得給個獨立的穩壓組哪...
真是不得了，一隻DAC上竟然用了五組電源，而且每個都還是雙級穩壓，
還吃電池，我真是瘋了...

這個例子，拿來作為jitter對聲音有重大影響的例證，應該沒錯吧？
修改前後，I2S上的資料顯然都沒錯，否則可是會聽到爆音哪～
差異就只剩下clock的jitter了...