DAC與jitter

來看看細節，這是AK4396 DAC IC的建議電路圖 http://www.asahi-kasei.co.jp/akm/en/product/ak4396/ak4396_f00e.pdf

綠色標示是輸入訊號，I2S bus以及master clock，
一般audio DAC IC大致上都是如此，而市面上的音響用數位器材最後那個轉類比部分幾乎都是買現成的IC（除了最高價的那四個品牌外），因此都與這個相同。



這是I2S bus的訊號時序圖

每次分別交替送入一個左、右聲道的sample數值，這數值的格式，就是PCM

PCM是一種記錄類比訊號的格式
I2S是一種硬體電路以及流通於其上的訊號格式，其中的數位資料格式就是PCM，也就是上面時序圖中的Lch Data，23~0bits
PCM細看，就是由一個個sample組成，每個sample是個數值，一般有8, 16, 24bits這幾種，格式是integer，有分正負，
以CD用的16bits為例，其值範圍為-32768~32767，數值0代表無訊號，32767是正相的極大值
再以雙聲道一般的PCM記錄為例，如同上面的時序圖，一個個sample數值是左右聲道交替擺的，
也就是說，
第一筆是左聲道第一個sample，第二筆是右聲道第一個sample
第三筆是左聲道第二個sample，第四筆是右聲道第二個sample
...
若是把這樣的資料存檔，格式該叫做？一般稱為RAW檔，也就是，純資料，沒有相關資訊
啥相關資訊？至少要有時間啊～
啥時間？sampling rate，取樣頻率，例如44.1KHz
WAV的檔頭，就是用來記錄取樣頻率、PCM資料格式（bits數、interger/floating point）、channel數這類的資訊

（ https://ccrma.stanford.edu/courses/422/projects/WaveFormat/ ）
檔頭之後的資料，就是純PCM
也就是說，PCM不含時間訊息，WAV檔這類的檔案也只會提到取樣頻率

那麼，大家一直談的jitter到底出現在何處？
無論由啥來源取得的PCM資料，會透過I2S bus送到DAC IC去，然後轉成類比訊號，
I2S bus可以送44.1KHz的PCM資料，也可以送88.2KHz的，這頻率就由上面時序圖的LRCK控制，
也就是說，送快送慢，由LRCK控制，送準一點，送不準一點，也是由LRCK控制，
喔...這就知道jitter由何處來了吧？
其實這說法也不見得完全正確，實際上DAC IC內部還會有些over sampling、digital filter之類的，都會根據某個source產生的clock而運作，因此那個source的jitter就會影響類比輸出，
至於那個source會是那個？這得看各家IC怎麼設計，當然，一定會是LRCK, BICK, MCLK其中之一，這三個的頻率是倍數關係

這就是為何S/PDIF DAC的表現的得看前面的轉盤了，因為送到DAC IC的I2S訊號頻率是由輸入的S/PDIF導出，
輸入越準，輸出就越準

因此，壓低jitter首要注意的就是前面的硬體送到DAC IC的I2S bus的精準度，
若是前面是S/PDIF receiver（如CS8416），那問題會更往前延伸到轉盤；
若前面是adaptive USB audio DAC controller，那問題會更往前延伸到PC；
若前面是async USB audio DAC controller，那問題得看板上那個石英震盪子。

反過來說，壓低jitter的重點不在前面是用啥東西，來源是啥，只要能送精準的I2S訊號給DAC IC就行了！

http://diyaudioprojects.com/Tubes/EL84-Push-Pull/20kHz-Square-Wave-EL84-PP.jpg

此外，I2S訊號由前面的硬體傳到DAC IC這過程中，總是會有些不完美，無法呈現理想的方波，這也會引入jitter
例如電源若是雜訊高，前面硬體輸出時電源抖一下，I2S訊號稍微慢了一點，jitter就冒出來了

就算前面來的I2S訊號完美，若是DAC IC的電源（電路圖上的紅色部分）抖一下，那DAC IC內部用來工作的clock也會抖一下，
最後的類比輸出的時間就偏移了...這也是jitter。